封裝技術(shù)與晶圓制造的雙重突破，才能實(shí)現(xiàn)更高密度芯片集成與性能。

摩爾定律指出，晶體管的數(shù)量每?jī)赡攴槐?，這是晶圓制造技術(shù)快速進(jìn)步的結(jié)果，通過不斷縮小工藝節(jié)點(diǎn)，晶體管的高密度集成成為可能。

隨著摩爾定律迭代放緩，先進(jìn)封裝成為“超越摩爾定律”的重要方式。

與傳統(tǒng)封裝技術(shù)相比，先進(jìn)封裝具有小型化、輕薄化、高密度、低功耗和功能融合等優(yōu)點(diǎn)。

Yole數(shù)據(jù)顯示，全球先進(jìn)封裝市場(chǎng)規(guī)模將從2021年350億美元上升至2026年482億美元，2021-2026年的CAGR約8%，其中2022年全球先進(jìn)封裝市場(chǎng)達(dá)到378億美元，相比同期整體封裝市場(chǎng)（CAGR=5%）和傳統(tǒng)封裝市場(chǎng)（CAGR=2.3%），先進(jìn)封裝市場(chǎng)的增長(zhǎng)更為顯著，將為全球封測(cè)市場(chǎng)貢獻(xiàn)主要增量。#半導(dǎo)體##先進(jìn)封裝##算力##芯片#

關(guān)注樂晴，洞悉產(chǎn)業(yè)格局！

先進(jìn)封裝行業(yè)概覽

半導(dǎo)體封裝是半導(dǎo)體制造工藝的后道工序，是指將通過測(cè)試的晶圓加工得到獨(dú)立芯片的過程，即將制作好的半導(dǎo)體器件放入具有支持、保護(hù)的塑料、陶瓷或金屬外殼中，并與外界驅(qū)動(dòng)電路及其他電子元器件相連的過程。

迄今為止全球封裝技術(shù)一共經(jīng)歷了五個(gè)發(fā)展階段。

通常認(rèn)為，前三個(gè)階段屬于傳統(tǒng)封裝，第四、五階段屬于先進(jìn)封裝。當(dāng)前的主流技術(shù)處于以CSP、BGA為主的第三階段，且正在從傳統(tǒng)封裝（SOT、QFN、BGA等）向先進(jìn)封裝（FC、FIWLP、FOWLP、TSV、SIP等）轉(zhuǎn)型。

全球半導(dǎo)體封裝行業(yè)并行的封裝技術(shù)多，技術(shù)與形態(tài)不斷迭代，以QFN和BGA等第三代成熟技術(shù)為主流，隨著芯片在算速與算力上的需求同步提升，封裝技術(shù)正式進(jìn)入第四代，即堆疊封裝時(shí)代，集成化程度大大提高。

目前，帶有倒裝芯片（FC）結(jié)構(gòu)的封裝、晶圓級(jí)封裝（WLP）、扇出型封裝（Fan-out）、系統(tǒng)級(jí)封裝（SiP）、2.5D 封裝、3D 封裝等均被認(rèn)為屬于先進(jìn)封裝范疇，這些先進(jìn)封裝大量使用RDL、Bumping、TSV 等基礎(chǔ)工藝技術(shù)，不同技術(shù)之間也存在發(fā)展階段的遞進(jìn)。

2.5D/3D封裝示意圖：

資料來源：semiconductor engineering

據(jù)需求側(cè)重不同，先進(jìn)封裝也延伸出多種不同形式。

根據(jù)SiP與先進(jìn)封裝技術(shù)公眾號(hào)，目前可列出的先進(jìn)封裝種類有數(shù)十種，包括FOWLP、INFO、FOPLP、CoWoS、HBM、HMC等。

按照延伸封裝延伸方向可分：基于XY平面延伸的先進(jìn)封裝、基于Z軸延伸的先進(jìn)封裝。前者主要通過RDL進(jìn)行信號(hào)的延伸和互連，而后者主要是通過TSV進(jìn)行信號(hào)延伸和互連。

目前行業(yè)正從芯片/Chiplet在平面上通過中介層、硅橋、高密度RDL等方式連接的2.5D封裝，逐步走向把存儲(chǔ)、計(jì)算芯片在垂直維度進(jìn)行堆疊的3D封裝。

Chiplet：先進(jìn)封裝代表

Chiplet（芯粒）是一種可平衡計(jì)算性能與成本，提高設(shè)計(jì)靈活度，且提升IP模塊經(jīng)濟(jì)性和復(fù)用性的新技術(shù)之一。

Chiplet實(shí)現(xiàn)原理如同搭積木一樣，把一些預(yù)先在工藝線上生產(chǎn)好的實(shí)現(xiàn)特定功能的芯片裸片，通過先進(jìn)的集成技術(shù)（如3D集成等）封裝在一起，從而形成一個(gè)片上系統(tǒng)芯片。

Chiplet芯片功能主要通過先進(jìn)封裝技術(shù)實(shí)現(xiàn)，技術(shù)包括SiP/FC/Bumping/RDL/Interposer/Bonding/TSV等。

研究表明，在5nm制程，芯片面積達(dá)到200mm2以上，單顆SOC的成本高于5 ChipletsMCM；當(dāng)芯片面積達(dá)到400mm2以上，單顆SOC方案的成本將高于5 ChipletsInFO（MCM、InFO均為Chiplet技術(shù)的不同封裝形式）。

Chiplet主流技術(shù)路徑：

資料來源：TSMC

國(guó)產(chǎn)供應(yīng)鏈公司在Chiplet應(yīng)用加速下成長(zhǎng)潛力空間廣闊。

先進(jìn)封裝帶動(dòng)半導(dǎo)體設(shè)備需求增長(zhǎng)，Chiplet應(yīng)用對(duì)設(shè)備的需求拉動(dòng)來自兩方面：晶圓級(jí)封裝設(shè)備。晶圓級(jí)封裝需要的設(shè)備與前道晶圓制造類似，涉及光刻機(jī)、涂膠顯影設(shè)備、薄膜設(shè)備、電鍍?cè)O(shè)備、刻蝕設(shè)備、清洗設(shè)備、量測(cè)設(shè)備等。Chiplet封裝依舊需要和傳統(tǒng)封裝類似的封裝和測(cè)試環(huán)節(jié)，有望成為國(guó)產(chǎn)封測(cè)設(shè)備廠商成長(zhǎng)的新動(dòng)力。

同時(shí)，AI對(duì)算力提出了較高要求，但隨著先進(jìn)制程的提升越發(fā)緩慢，先進(jìn)封裝將成為解決多芯片之間高速互連的關(guān)鍵方向，而載板作為先進(jìn)封裝的核心材料（成本占比達(dá)到50%），有望在算力提升的大背景下打開價(jià)值空間。

主要關(guān)注環(huán)節(jié)包括封測(cè)廠商：長(zhǎng)電科技、通富微電、華天科技、甬矽電子、晶方科技、偉測(cè)科技；封測(cè)設(shè)備廠商：長(zhǎng)川科技；封裝材料廠商：興森科技、華正新材、華海誠(chéng)科、方邦股份等。

關(guān)注樂晴，洞悉產(chǎn)業(yè)格局！